Actualización Pulseview y Sigrok-Cli

Gran noticia, la versión 0.4.0 de Pulseview ya permite guardar las sesiones en el OS Windows para trabajar con ellas posteriormente, además que con el analizador lógico clon se puede ya samplear a 24MHz, lo unico que no pude guardar es el decoder y su configuración pero es lo de menos, además los canales tienen un color tenue que permite diferenciar entre ellos. No he checado lo nuevo en Sigrok-Cli pero pinta bien. Proximamente van a liberar la version 1.0 de ambas herramientas.

Puedes descargar los instaladores (nightly builds) de Pulseview y Sigrok-Cli

Dejo una captura de pantalla de unas pruebas del SPI de PSoC 5LP.

Pruebas del SPI Master en PSoC 5LP

Comentarios

Publicar un comentario

Entradas más populares de este blog

PSoC Creator Tools

List of executables under Creator/bin directory: cydsfit cydsfit -p <projfile> [-d <device>] [-s <srcpath>] [-f <flowtype>] [option ...] [--] [option ...]     -h                Display this help message.     -p <projfile>     Specify the name of the top level project file.     -d <device>       Override the selected device stored in the project file.     -s <srcpath>      Location of previously generated source. Used when merging                         user editable sections in to the new code. Defaults to                         using the current directory.     --                All arguments after the first double dash argument are used                         for Warp and the specific fitter driver exclusively. cypsocdebugger Usage: -t TRANSPORT [-pin CYD2STUB_PIPE -pout STUB2CYD_PIPE] [-e ENDIAN] [-p PORTSETTING1 [PORTSETTING2 ...]] [-jtag JTAGDEVICE [JTAGDEVICE ...]] cyprjmgr cyprjmgr.exe is a command line tool that
Leer más

PSoC5LP Usando el SAR ADC y la señal EoS para manejar una LUT

Imagen
En esta ocación añadi el LUT ya que nunca habia trabajado con el, sin embargo es fácil de usar, no tiene configuración por software, la configuración por hardware quedo de la siguiente manera: La LUT tiene dos entradas y dos salidas, cuando en la entrada in0 e in1 hay dos ceros logicos obtenemos en la salida out0 un uno lógico y en out1 otro uno lógico, etc., es decir, cambie el orden de escaneo, comenzando por el canal 3 del AMuxHw y descendiendo hasta el canal 0, pero pudo haber sido cualquier otro orden. El esquematico final quedo de la siguiente manera: Y el main quedo igual que el post pasado, solo configuramos el ADC: /* ======================================== * * PoC: Driving Multiple ADC inputs with no * SW involved. * * ======================================== */ #include int main() { CyGlobalIntEnable; /* Enable global interrupts. */ ADC_Start(); for(;;) { /* Place your application code here. */ } } Las capturas del analizador
Leer más